Puerta lógica

«IF» redirige aquí. Para otras acepciones, véase Frecuencia intermedia.

Una puerta lógica o compuerta lógica, es un dispositivo electrónico con una función de tipo booleano u otros tipos (ej. «Trivalente»), como sumar o restar, incluir o excluir según sus propiedades lógicas. Se pueden aplicar a tecnología electrónica, eléctrica, mecánica, hidráulica y neumática. Componen los circuitos de conmutación integrados en un chip. Experimentada con relés o interruptores electromagnéticos para conseguir las condiciones de cada compuerta lógica, por ejemplo, para la función booleana Y (AND) colocaba interruptores en circuito serie, ya que con uno solo de estos que tuviera la condición «abierto», la salida de la compuerta Y sería = 0, mientras que para la implementación de una compuerta O (OR), la conexión de los interruptores tiene una configuración en circuito paralelo.^[1]​

La tecnología microelectrónica actual permite la elevada integración de transistores actuando como conmutadores en redes lógicas dentro de un pequeño circuito integrado. El chip de la CPU es una de las máximas expresiones de este avance tecnológico.

En nanotecnología se está desarrollando el uso de una compuerta lógica molecular, que haga posible la miniaturización de circuitos.

Lógica directa

Compuerta SI o buffer

 

La compuerta lógica SI realiza la función booleana igualdad. En la práctica se suele utilizar como amplificador de corriente o como seguidor de tensión, para adaptar impedancias (buffer en inglés).

La ecuación característica que describe el comportamiento de la compuerta SI es:

${\displaystyle F=A\,}$ 

Su tabla de verdad es la siguiente:

Tabla de verdad compuerta SI

Entrada ${\displaystyle A}$	Salida ${\displaystyle A}$
0	0
1	1

compuerta AND

Artículo principal: Puerta AND

 

compuerta AND con transistores

  La compuerta lógica Y, más conocida por su nombre en inglés AND (${\displaystyle \scriptstyle AND\equiv Y\equiv \land }$ ), realiza la función booleana de producto lógico. Su símbolo es un punto (·), aunque se suele omitir. Así, el producto lógico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B.

La ecuación característica que describe el comportamiento de la compuerta AND es:

${\displaystyle F=(A)*(B)\,}$ 

Su tabla de verdad es la siguiente:

Tabla de verdad compuerta AND

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Salida ${\displaystyle A\land B}$
0	0	0
0	1	0
1	0	0
1	1	1

Así, desde el punto de vista de la aritmética módulo 2, la compuerta AND implementa el producto módulo 2.

compuerta OR

Artículo principal: Puerta OR

 

compuerta OR con transistores

  La compuerta lógica O, más conocida por su nombre en inglés OR (${\displaystyle \scriptstyle OR\equiv O\equiv \lor }$ ), realiza la operación de suma lógica.

La ecuación característica que describe el comportamiento de la compuerta OR es:

${\displaystyle F=A+B\,}$ 

Su tabla de verdad es la siguiente:

Tabla de verdad compuerta OR

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Salida ${\displaystyle A\lor B}$
0	0	0
0	1	1
1	0	1
1	1	1

Podemos definir la compuerta OR como aquella que proporciona a su salida un 1 lógico si al menos una de sus entradas está a 1.

compuerta OR-exclusiva (XOR)

Artículo principal: Puerta XOR

  La compuerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana A'B+AB'. Su símbolo es ${\displaystyle \oplus }$  (signo más "+" inscrito en un círculo). En la figura de la derecha pueden observarse sus símbolos en electrónica.

La ecuación característica que describe el comportamiento de la compuerta XOR es:

${\displaystyle F=A\oplus B\,}$ 

${\displaystyle F={\overline {A}}B+A{\overline {B}}\,}$ 

Su tabla de verdad es la siguiente:

Tabla de verdad compuerta XOR

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Salida ${\displaystyle A\oplus B}$
0	0	0
0	1	1
1	0	1
1	1	0

Se puede definir esta compuerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una compuerta de dos entradas). Se obtiene cuando ambas entradas tienen distinto valor.

Si la compuerta tuviese tres o más entradas, la XOR tomaría la función de suma de paridad, cuenta el número de unos a la entrada y si son un número impar, pone un 1 a la salida, para que el número de unos pase a ser par. Esto es así porque la operación XOR es asociativa, para tres entradas escribiríamos: a${\displaystyle \oplus }$ (b${\displaystyle \oplus }$ c) o bien (a${\displaystyle \oplus }$ b)${\displaystyle \oplus }$ c. Su tabla de verdad sería:

XOR de tres entradas

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Entrada ${\displaystyle C}$	Salida ${\displaystyle A\oplus B\oplus C}$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Desde el punto de vista de la aritmética módulo 2, la compuerta XOR implementa la suma módulo 2, pero mucho más simple de ver, la salida tendrá un 1 siempre que el número de entradas a 1 sea impar.

Lógica negada

Compuerta NO (NOT)

Artículo principal: Puerta NOT

  La compuerta lógica NO (NOT en inglés) realiza la función booleana de inversión o negación de una variable lógica. Una variable lógica (A) a la cual se le aplica la negación se pronuncia como "no A" o "A negada".

 

compuerta NOT con transistores

La ecuación característica que describe el comportamiento de la compuerta NOT es:

${\displaystyle F={\overline {A}}\,}$ 

Su tabla de verdad es la siguiente:

Tabla de verdad compuerta NOT

Entrada ${\displaystyle A}$	Salida ${\displaystyle {\overline {A}}}$
0	1
1	0

Se puede definir como una compuerta que proporciona el estado inverso del que esté en su entrada.

Compuerta NO-Y (NAND)

Artículo principal: Puerta NAND

  La compuerta lógica NO-Y, más conocida por su nombre en inglés NAND, realiza la operación de producto lógico negado. En ocasiones es llamada también barra de Sheffer.^[2]​ En la figura de la derecha pueden observarse sus símbolos en electrónica.

 

compuerta NAND con transistores

La ecuación característica que describe el comportamiento de la compuerta NAND es:

${\displaystyle F={\overline {AB}}={\overline {A}}+{\overline {B}}\,}$ 

Su tabla de verdad es la siguiente:

Tabla de verdad compuerta NAND

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Salida ${\displaystyle {\overline {AB}}}$
0	0	1
0	1	1
1	0	1
1	1	0

Podemos definir la compuerta NO-Y como aquella que proporciona a su salida un 0 lógico únicamente cuando todas sus entradas están en 1.

Compuerta NO-O (NOR)

Artículo principal: Puerta NOR

  La compuerta lógica NO-O, más conocida por su nombre en inglés NOR, realiza la operación de suma lógica negada. En ocasiones es llamada también barra de Pierce.^[2]​ En la figura de la derecha pueden observarse sus símbolos en electrónica.

 

compuerta NOR con transistores

La ecuación característica que describe el comportamiento de la compuerta NOR es:

${\displaystyle F={\overline {A+B}}={\overline {A}}*{\overline {B}}\,}$ 

Su tabla de verdad es la siguiente:

Tabla de verdad compuerta NOR

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Salida ${\displaystyle {\overline {A+B}}}$
0	0	1
0	1	0
1	0	0
1	1	0

Podemos definir la compuerta NO-O como aquella que proporciona a su salida un 1 lógico solo cuando todas sus entradas están a 0. La compuerta lógica NOR constituye un conjunto completo de operadores.

Compuerta NOR-exclusiva (XNOR)

Artículo principal: Puerta XNOR

 

Símbolo de la compuerta lógica XNOR

La compuerta NO-exclusiva, más conocida por su nombre en inglés NOR exclusive o XNOR, es el complemento de la compuerta OR exclusiva, siendo su función booleana AB + A’B’. Se utiliza el mismo símbolo que la compuerta OR exclusiva (signo más “+” inscrito en un círculo) y su representación en el diseño de circuitos lógicos y ecuación que la describe.

${\displaystyle Y={\overline {A\oplus B}}\,}$  o también como: ${\displaystyle A\cdot B+{\overline {A}}\cdot {\overline {B}}}$ 

Las tablas de verdad para dos y tres entradas o variables son las siguientes:

Tabla de verdad compuerta XNOR

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Salida ${\displaystyle {\overline {A\oplus B}}\,}$
0	0	1
0	1	0
1	0	0
1	1	1

XNOR de tres entradas

Entrada ${\displaystyle A}$	Entrada ${\displaystyle B}$	Entrada ${\displaystyle C}$	Salida ${\displaystyle {\overline {A\oplus B\oplus C}}\,}$
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

Esta compuerta al ser el complemento de la compuerta OR exclusiva (XOR), sus resultados son uno (1) cuando sus entradas, para el caso de 2, son iguales, ya sean con valor 0 o valor 1 (0 y 0, o 1 y 1). Para más de 2 entradas, si el número de unos de entradas es par, la salida es 1 y si es impar, la salida es 0. Si todas las entradas son 0, la salida es 1, como puede comprobarse en la tabla de verdad de tres entradas.

La compuerta lógica XNOR se identifica como función par, en tanto que la compuerta lógica XOR se identifica como función impar.

Conjunto de compuertas lógicas completo

Un conjunto de compuertas lógicas completo es aquel con el que se puede implementar cualquier función lógica. A continuación se muestran distintos conjuntos completos (uno por línea):

• compuertas AND, OR y NOT.
• compuertas AND y NOT.
• compuertas OR y NOT.
• compuertas NAND.
• compuertas NOR.

Además, un conjunto de compuertas lógicas es completo si puede implementar todas las compuertas de otro conjunto completo conocido. A continuación se muestran las equivalencias al conjunto de compuertas lógicas completas con las funciones NAND y NOR.

Conjunto de compuertas lógicas completo:

${\displaystyle A}$	${\displaystyle B}$	${\displaystyle {\overline {A}}}$	${\displaystyle A\land B}$	${\displaystyle A\lor B}$	${\displaystyle A\rightarrow B}$			Salida función ${\displaystyle NAND(A,B)}$	Salida función ${\displaystyle NOR(A,B)}$
1	1	0	1	1	1			0	0
1	0	0	0	1	0			1	0
0	1	1	0	1	1			1	0
0	0	1	0	0	1			1	1

Equivalencias de un conjunto completo

Equivalencias del conjunto completo anterior con sólo compuertas ${\displaystyle NAND}$ :

• ${\displaystyle NAND(A,A)\equiv {\overline {A}}\,}$ 
• ${\displaystyle NAND[NAND(A,B),NAND(A,B)]\equiv A\land B}$ 
• ${\displaystyle NAND[NAND(A,A),NAND(B,B)]\equiv A\lor B}$ 
• ${\displaystyle NAND[NAND(NAND[A,A],NAND[A,A]),NAND(B,B)]\equiv A\rightarrow B}$ 

Equivalencias del conjunto completo anterior con sólo compuertas ${\displaystyle NOR}$ :

• ${\displaystyle NOR(A,A)\equiv {\overline {A}}\,}$ 
• ${\displaystyle NOR[(NOR(A,B)),(NOR(A,B)]\equiv A\lor B}$ 
• ${\displaystyle NOR[(NOR(A,A)),(NOR(B,B)]\equiv A\land B}$ 
• ${\displaystyle NOR[(NOR((NOR(A,A)),B),NOR((NOR(A,A),B)]\equiv A\rightarrow B}$ 

Pseudo asociatividad y Pseudo distributividad de ${\displaystyle NOR\ }$ y ${\displaystyle \ NAND}$

• ${\displaystyle A\ NOR\ {\overline {(B\ NOR\ C)}}\equiv {\overline {(A\ NOR\ B)}}\ NOR\ C}$ 
• ${\displaystyle A\ NAND\ {\overline {(B\ NAND\ C)}}\equiv {\overline {(A\ NAND\ B)}}\ NAND\ C}$ 
• ${\displaystyle A\ NOR\ {\overline {(B\ NAND\ C)}}\equiv {\overline {(A\ NOR\ B)}}\ NAND\ {\overline {(A\ NOR\ C)}}}$ 
• ${\displaystyle A\ NAND\ {\overline {(B\ NOR\ C)}}\equiv {\overline {(A\ NAND\ B)}}\ NOR\ {\overline {(A\ NAND\ C)}}}$ 

Restrepo, Lukas. «p-assoc, p-dist of wfs, f in Σ and L(HA)-theory on 0-OL» (en inglés). 

Véase también

• Álgebra de Boole
• Biestable
• Función booleana
• Leyes de De Morgan
• Mapa de Karnaugh
• Diagrama de Venn
• Circuito integrado
• Condición de carrera
• Cálculo
• Lenguaje formalizado
• Operador a nivel de bits

Referencias

1. «Memorias USB NAND Flash». www.flashbay.es. Consultado el 20 de enero de 2017. 
2. «Sheffer stroke». Consultado el 20 de octubre de 2014. 

Enlaces externos

•   Datos: Q170451
•   Multimedia: Logic gates