fbpx
Wikipedia

DRAM

Diciembre 12, 2021

La memoria dinámica de acceso aleatorio o DRAM (del inglés dynamic random-access memory) es un tipo de tecnología de memoria de acceso aleatorio (RAM) basada en condensadores, los cuales pierden su carga progresivamente, necesitando de un circuito dinámico de refresco que, cada cierto período, revisa dicha carga y la repone en un ciclo de refresco. En oposición a este concepto surge el de SRAM (RAM estática), con la que se denomina al tipo de tecnología RAM basada en semiconductores que, mientras siga alimentada, no necesita refresco.

Módulos DRAM.

Se usa principalmente como módulos de memoria principal de ordenadores y otros dispositivos. Su principal ventaja es la posibilidad de construir memorias con una gran densidad de posiciones y que todavía funcionen a una velocidad alta: en la actualidad se fabrican integrados con millones de posiciones y velocidades de acceso medidos en millones de bit por segundo.

Como el resto de tipos de RAM, es volátil por lo que si se interrumpe la alimentación eléctrica la información almacenada se pierde. Fue inventada a finales de los sesenta y es una de las memorias más usadas en la actualidad.

Historia

 
Integrado de silicio de 64 bits (usado en el IBM S-360, modelo 95) sobre un sector de memoria de núcleo (finales de los 60).

La memoria dinámica fue desarrollada en los laboratorios de IBM pasando por un proceso evolutivo que la llevó de usar 6 transistores a sólo un condensador y un transistor, como la memoria DRAM que conocemos hoy. La invención de esta última la hizo Robert Dennard[1]​ quien obtuvo una patente norteamericana en 1968[2]​ por una memoria fabricada con un solo transistor de efecto de campo y un condensador.

IBM estaba encaminado a mejorar sus equipos de cómputo, como por ejemplo la línea System 360: el modelo 25 en 1968 ya incluía un ScratchPad (una especie de Caché controlada por software) en forma de integrados 5 veces más rápidos que la memoria principal basada en núcleos de ferrita.[3]​ Dado el modelo de negocios de IBM que consistía en vender o arrendar computadores,[4]​un negocio rentable, para IBM el uso de DRAM se reducía a ser el complemento de la memoria principal basada en núcleos magnéticos. No hubo interés en comercializar ese tipo de memorias para otros fabricantes ni tampoco se pensó en usar las tecnologías de estado sólido tipo SRAM o DRAM para construir la memoria principal. La empresa Intel fue creada para aprovechar esa oportunidad de negocios: Gordon Moore, observaba que hace tiempo la industria de los semiconductores se había estancado, a pesar de existir potenciales usos de los integrados de silicio como la fabricación de SRAM y DRAM.[5]​

 
Celda de memoria para la i1103.

Aunque Intel se inició con SRAM como la i1101 y la i3101, el primer producto rentable fue el integrado de DRAM i1103 de 1024 bits. El i1103 lanzado en 1970 estaba formado por celdas de memoria con 3 transistores tipo PMOS y un condensador,[6]​ estaba organizado en un arreglo de 32 filas y 32 columnas, empacado en un encapsulado de 18 pines y con un costo de 1 centavo por bit era un fuerte competidor para las memorias de núcleo. La producción y calidad del integrado era difícil de mantener, hecho que se demostró cuando Intel entregó parte de la producción a otra empresa llamada Microelectronics Integrated Limited (MIL) que en un principio pudo obtener mejores resultados que la misma Intel, pero después del cambio importante en el proceso de fabricación no fue capaz de producir.[5]​

La memoria i1103 era muy primitiva en comparación a las DRAM de la actualidad, aun así se comportaba mejor que la memoria de núcleo y con un precio menor. A finales de 1971 se había convertido en el producto dominante para la fabricación de memoria principal y era usado por 14 entre 18 de los principales fabricantes de computadores,[7]​ ganando el mote "core killer".[8]​

Reinvención de la DRAM

Para 1973 Intel y otros fabricantes construían y empacaban sus integrados de DRAM empleando un esquema en el que se aumentaba un pin por cada vez que se doblaba la capacidad. De acuerdo a este esquema, un integrado de 64 kilobits tendría 16 pines solo para las direcciones. Dentro de los costos más importantes para el fabricante y el ensamblador de circuitos impresos estaba la cantidad de pines del empaque y en un mercado tan competido era crucial tener los menores precios. Debido a eso, un integrado con una capacidad de 16 pines y 4Kb de capacidad fue un producto apreciado por los usuarios, que encontraban a los integrados de 22 pines, ofrecidos por Intel y Texas Instruments como insumos costosos.

El lanzamiento de la memoria MK4096 de 4K, con un solo transistor por celda y con direccionamiento multiplexado resultó del trabajo de Robert Proebsting quien observó que en las celdas con un solo transistor, era imposible acceder la información en una posición, enviando al mismo tiempo los datos de fila y columna a la matriz: había que enviar las señales una después de la otra. La solución a nivel de la celda conducía a un ahorro en el empaque, ya que la dirección podría recibirse en dos etapas, reduciendo la cantidad de pines usados.[9]​Por ejemplo para un integrado de 64 Kb se pasaba de 16 pines dedicados a solo 8 y dos más para señales de control extra. La multiplexación en tiempo es un esquema de direccionamiento que trae muchas ventajas, a costa de unos pocos cambios en el circuito externo, de manera que se convirtió en un estándar de la industria que todavía se mantiene. Mucha de la terminología usada en la hoja de datos del MK4096 todavía se usa y muchos de los parámetros de temporización como el retardo RAS a CAS fueron instaurados con ese producto, entre otros aspectos.[10]​

Funcionamiento

 
Lectura
 
Escritura

La celda de memoria es la unidad básica de cualquier memoria, capaz de almacenar un Bit en los sistemas digitales. La construcción de la celda define el funcionamiento de la misma, en el caso de la DRAM moderna, consiste en un transistor de efecto de campo y un condensador. El principio de funcionamiento básico, es sencillo: una carga se almacena en el condensador significando un 1 y sin carga un 0. El transistor funciona como un interruptor que conecta y desconecta al condensador. Este mecanismo puede implementarse con dispositivos discretos y de hecho muchas memorias anteriores a la época de los semiconductores, se basaban en arreglos de celdas transistor-condensador.

Las celdas en cualquier sistema de memoria, se organizan en la forma de matrices de dos dimensiones, a las cuales se accede por medio de las filas y las columnas. En la DRAM estas estructuras contienen millones de celdas y se fabrican sobre la superficie de la pastilla de silicio formando áreas que son visibles a simple vista. En el ejemplo tenemos un arreglo de 4x4 celdas, en el cual las líneas horizontales conectadas a las compuertas de los transistores son las llamadas filas y las líneas verticales conectadas a los canales de los FET son las columnas.

Para acceder a una posición de memoria se necesita una dirección de 4 bits, pero en las DRAM las direcciones están multiplexadas en tiempo, es decir se envían por mitades. Las entradas marcadas como a0 y a1 son el bus de direcciones y por el mismo entra la dirección de la fila y después la de la columna. Las direcciones se diferencian por medio de señales de sincronización llamadas RAS (del inglés row address strobe) y CAS (column address strobe) que indican la entrada de cada parte de la dirección.

Los pasos principales para una lectura son:

  • Las columnas son precargadas a un voltaje igual a la mitad del voltaje de 1 lógico. Esto es posible ya que las líneas se comportan como grandes condensadores, dada su longitud tienen un valor más alto que la de los condensadores en las celdas.
  • Una fila es energizada por medio del decodificador de filas que recibe la dirección y la señal de RAS. Esto hace que los transistores conectados a una fila conduzcan y permitiendo la conexión eléctrica entre las líneas de columna y una fila de condensadores. El efecto es el mismo que se produce al conectar dos condensadores, uno cargado y otro de carga desconocida: se produce un balance de que deja a los dos con un voltaje muy similar, compartiendo las cargas. El resultado final depende del valor de carga en el condensador de la celda conectada a cada columna. El cambio es pequeño, ya que la línea de columna es un condensador más grande que el de la celda.
  • El cambio es medido y amplificado por una sección que contiene circuitos de realimentación positiva: si el valor a medir es menor que el la mitad del voltaje de 1 lógico, la salida será un 0, si es mayor, la salida se regenera a un 1. Funciona como un redondeo.
  • La lectura se realiza en todas las posiciones de una fila de manera que al llegar la segunda parte de la dirección, se decide cual es la celda deseada. Esto sucede con la señal CAS. El dato es entregado al bus de datos por medio de la lineo DO y las celdas involucradas en el proceso son reescritas, ya que la lectura de la DRAM es destructiva.

La escritura en una posición de memoria tiene un proceso similar al de arriba, pero en lugar de leer el valor, la línea de columna es llevada a un valor indicado por la línea DI y el condensador es cargado o descargado. El flujo del dato es mostrado con una línea gruesa en el gráfico.

Véase también

Enlaces externos

  • Video de R. Dennard inventor de la DRAM.
  • Blout, Elkan (1996). The Power of Boldness: Ten Master Builders of American Industry Tell Their Success Stories. Joseph Henry Press. ISBN 0309054451. 
  • «Museo de las memorias DRAM». Consultado el 7 de febrero de 2009. 
  • «Historia de los integrados Intel i1102 y del i1103». Consultado el 7 de febrero de 2009. 

Referencias

  1. http://www.research.ibm.com/journal/rd/391/adler.html el 2 de mayo de 2008 en Wayback Machine. Historia de investigaciones de IBM (en inglés)
  2. http://www.freepatentsonline.com/3387286.pdf Patente # 3'387.286 para la memoria DRAM
  3. http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP2025.html Descripción del equipo System 360 modelo 25 de IBM
  4. [http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP3195.html título=IBM Archives: System/370 Model 195 http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP3195.html título=IBM Archives: System/370 Model 195]. Consultado el 2009.  Falta el |título= (ayuda)
  5. ↑ The Power of Boldness: "Ten Master Builders of American Industry Tell Their Success Stories" página 82
  6. «DRAM - A Personal View». Consultado el 2009. 
  7. «Museum». Consultado el 2009. 
  8. «EETimes.com». Consultado el 2009. 
  9. http://archive.computerhistory.org/resources/text/Oral_History/Proebsting_Robert/102658285.05.01.pdf
  10. «Datasheet Archive - MK4096-16 datasheet - MK4096-16 application note - MK4096-16 pdf». Consultado el 2009. 
  •   Datos: Q189396
  •   Multimedia: DRAM

Diciembre 12, 2021
dram, memoria, dinámica, acceso, aleatorio, inglés, dynamic, random, access, memory, tipo, tecnología, memoria, acceso, aleatorio, basada, condensadores, cuales, pierden, carga, progresivamente, necesitando, circuito, dinámico, refresco, cada, cierto, período,. La memoria dinamica de acceso aleatorio o DRAM del ingles dynamic random access memory es un tipo de tecnologia de memoria de acceso aleatorio RAM basada en condensadores los cuales pierden su carga progresivamente necesitando de un circuito dinamico de refresco que cada cierto periodo revisa dicha carga y la repone en un ciclo de refresco En oposicion a este concepto surge el de SRAM RAM estatica con la que se denomina al tipo de tecnologia RAM basada en semiconductores que mientras siga alimentada no necesita refresco Modulos DRAM Se usa principalmente como modulos de memoria principal de ordenadores y otros dispositivos Su principal ventaja es la posibilidad de construir memorias con una gran densidad de posiciones y que todavia funcionen a una velocidad alta en la actualidad se fabrican integrados con millones de posiciones y velocidades de acceso medidos en millones de bit por segundo Como el resto de tipos de RAM es volatil por lo que si se interrumpe la alimentacion electrica la informacion almacenada se pierde Fue inventada a finales de los sesenta y es una de las memorias mas usadas en la actualidad Indice 1 Historia 1 1 Reinvencion de la DRAM 2 Funcionamiento 3 Vease tambien 4 Enlaces externos 5 ReferenciasHistoria Editar Integrado de silicio de 64 bits usado en el IBM S 360 modelo 95 sobre un sector de memoria de nucleo finales de los 60 La memoria dinamica fue desarrollada en los laboratorios de IBM pasando por un proceso evolutivo que la llevo de usar 6 transistores a solo un condensador y un transistor como la memoria DRAM que conocemos hoy La invencion de esta ultima la hizo Robert Dennard 1 quien obtuvo una patente norteamericana en 1968 2 por una memoria fabricada con un solo transistor de efecto de campo y un condensador IBM estaba encaminado a mejorar sus equipos de computo como por ejemplo la linea System 360 el modelo 25 en 1968 ya incluia un ScratchPad una especie de Cache controlada por software en forma de integrados 5 veces mas rapidos que la memoria principal basada en nucleos de ferrita 3 Dado el modelo de negocios de IBM que consistia en vender o arrendar computadores 4 un negocio rentable para IBM el uso de DRAM se reducia a ser el complemento de la memoria principal basada en nucleos magneticos No hubo interes en comercializar ese tipo de memorias para otros fabricantes ni tampoco se penso en usar las tecnologias de estado solido tipo SRAM o DRAM para construir la memoria principal La empresa Intel fue creada para aprovechar esa oportunidad de negocios Gordon Moore observaba que hace tiempo la industria de los semiconductores se habia estancado a pesar de existir potenciales usos de los integrados de silicio como la fabricacion de SRAM y DRAM 5 Celda de memoria para la i1103 Aunque Intel se inicio con SRAM como la i1101 y la i3101 el primer producto rentable fue el integrado de DRAM i1103 de 1024 bits El i1103 lanzado en 1970 estaba formado por celdas de memoria con 3 transistores tipo PMOS y un condensador 6 estaba organizado en un arreglo de 32 filas y 32 columnas empacado en un encapsulado de 18 pines y con un costo de 1 centavo por bit era un fuerte competidor para las memorias de nucleo La produccion y calidad del integrado era dificil de mantener hecho que se demostro cuando Intel entrego parte de la produccion a otra empresa llamada Microelectronics Integrated Limited MIL que en un principio pudo obtener mejores resultados que la misma Intel pero despues del cambio importante en el proceso de fabricacion no fue capaz de producir 5 La memoria i1103 era muy primitiva en comparacion a las DRAM de la actualidad aun asi se comportaba mejor que la memoria de nucleo y con un precio menor A finales de 1971 se habia convertido en el producto dominante para la fabricacion de memoria principal y era usado por 14 entre 18 de los principales fabricantes de computadores 7 ganando el mote core killer 8 Reinvencion de la DRAM Editar Para 1973 Intel y otros fabricantes construian y empacaban sus integrados de DRAM empleando un esquema en el que se aumentaba un pin por cada vez que se doblaba la capacidad De acuerdo a este esquema un integrado de 64 kilobits tendria 16 pines solo para las direcciones Dentro de los costos mas importantes para el fabricante y el ensamblador de circuitos impresos estaba la cantidad de pines del empaque y en un mercado tan competido era crucial tener los menores precios Debido a eso un integrado con una capacidad de 16 pines y 4Kb de capacidad fue un producto apreciado por los usuarios que encontraban a los integrados de 22 pines ofrecidos por Intel y Texas Instruments como insumos costosos El lanzamiento de la memoria MK4096 de 4K con un solo transistor por celda y con direccionamiento multiplexado resulto del trabajo de Robert Proebsting quien observo que en las celdas con un solo transistor era imposible acceder la informacion en una posicion enviando al mismo tiempo los datos de fila y columna a la matriz habia que enviar las senales una despues de la otra La solucion a nivel de la celda conducia a un ahorro en el empaque ya que la direccion podria recibirse en dos etapas reduciendo la cantidad de pines usados 9 Por ejemplo para un integrado de 64 Kb se pasaba de 16 pines dedicados a solo 8 y dos mas para senales de control extra La multiplexacion en tiempo es un esquema de direccionamiento que trae muchas ventajas a costa de unos pocos cambios en el circuito externo de manera que se convirtio en un estandar de la industria que todavia se mantiene Mucha de la terminologia usada en la hoja de datos del MK4096 todavia se usa y muchos de los parametros de temporizacion como el retardo RAS a CAS fueron instaurados con ese producto entre otros aspectos 10 Funcionamiento Editar Lectura Escritura La celda de memoria es la unidad basica de cualquier memoria capaz de almacenar un Bit en los sistemas digitales La construccion de la celda define el funcionamiento de la misma en el caso de la DRAM moderna consiste en un transistor de efecto de campo y un condensador El principio de funcionamiento basico es sencillo una carga se almacena en el condensador significando un 1 y sin carga un 0 El transistor funciona como un interruptor que conecta y desconecta al condensador Este mecanismo puede implementarse con dispositivos discretos y de hecho muchas memorias anteriores a la epoca de los semiconductores se basaban en arreglos de celdas transistor condensador Las celdas en cualquier sistema de memoria se organizan en la forma de matrices de dos dimensiones a las cuales se accede por medio de las filas y las columnas En la DRAM estas estructuras contienen millones de celdas y se fabrican sobre la superficie de la pastilla de silicio formando areas que son visibles a simple vista En el ejemplo tenemos un arreglo de 4x4 celdas en el cual las lineas horizontales conectadas a las compuertas de los transistores son las llamadas filas y las lineas verticales conectadas a los canales de los FET son las columnas Para acceder a una posicion de memoria se necesita una direccion de 4 bits pero en las DRAM las direcciones estan multiplexadas en tiempo es decir se envian por mitades Las entradas marcadas como a0 y a1 son el bus de direcciones y por el mismo entra la direccion de la fila y despues la de la columna Las direcciones se diferencian por medio de senales de sincronizacion llamadas RAS del ingles row address strobe y CAS column address strobe que indican la entrada de cada parte de la direccion Los pasos principales para una lectura son Las columnas son precargadas a un voltaje igual a la mitad del voltaje de 1 logico Esto es posible ya que las lineas se comportan como grandes condensadores dada su longitud tienen un valor mas alto que la de los condensadores en las celdas Una fila es energizada por medio del decodificador de filas que recibe la direccion y la senal de RAS Esto hace que los transistores conectados a una fila conduzcan y permitiendo la conexion electrica entre las lineas de columna y una fila de condensadores El efecto es el mismo que se produce al conectar dos condensadores uno cargado y otro de carga desconocida se produce un balance de que deja a los dos con un voltaje muy similar compartiendo las cargas El resultado final depende del valor de carga en el condensador de la celda conectada a cada columna El cambio es pequeno ya que la linea de columna es un condensador mas grande que el de la celda El cambio es medido y amplificado por una seccion que contiene circuitos de realimentacion positiva si el valor a medir es menor que el la mitad del voltaje de 1 logico la salida sera un 0 si es mayor la salida se regenera a un 1 Funciona como un redondeo La lectura se realiza en todas las posiciones de una fila de manera que al llegar la segunda parte de la direccion se decide cual es la celda deseada Esto sucede con la senal CAS El dato es entregado al bus de datos por medio de la lineo DO y las celdas involucradas en el proceso son reescritas ya que la lectura de la DRAM es destructiva La escritura en una posicion de memoria tiene un proceso similar al de arriba pero en lugar de leer el valor la linea de columna es llevada a un valor indicado por la linea DI y el condensador es cargado o descargado El flujo del dato es mostrado con una linea gruesa en el grafico Vease tambien EditarSRAM A RAM Tubo Williams FPM DRAMEnlaces externos EditarVideo de R Dennard inventor de la DRAM Blout Elkan 1996 The Power of Boldness Ten Master Builders of American Industry Tell Their Success Stories Joseph Henry Press ISBN 0309054451 Museo de las memorias DRAM Consultado el 7 de febrero de 2009 Historia de los integrados Intel i1102 y del i1103 Consultado el 7 de febrero de 2009 Referencias Editar http www research ibm com journal rd 391 adler html Archivado el 2 de mayo de 2008 en Wayback Machine Historia de investigaciones de IBM en ingles http www freepatentsonline com 3387286 pdf Patente 3 387 286 para la memoria DRAM http www 03 ibm com ibm history exhibits mainframe mainframe PP2025 html Descripcion del equipo System 360 modelo 25 de IBM http www 03 ibm com ibm history exhibits mainframe mainframe PP3195 html titulo IBM Archives System 370 Model 195 http www 03 ibm com ibm history exhibits mainframe mainframe PP3195 html titulo IBM Archives System 370 Model 195 Consultado el 2009 Falta el titulo ayuda a b The Power of Boldness Ten Master Builders of American Industry Tell Their Success Stories pagina 82 DRAM A Personal View Consultado el 2009 Museum Consultado el 2009 EETimes com Consultado el 2009 http archive computerhistory org resources text Oral History Proebsting Robert 102658285 05 01 pdf Datasheet Archive MK4096 16 datasheet MK4096 16 application note MK4096 16 pdf Consultado el 2009 Datos Q189396 Multimedia DRAM Obtenido de https es wikipedia org w index php title DRAM amp oldid 132793261, wikipedia, wiki, leyendo, leer, libro, biblioteca,

español

, española, descargar, gratis, descargar gratis, mp3, video, mp4, 3gp, jpg, jpeg, gif, png, imagen, música, canción, película, libro, juego, juegos